VLIW: Perbedaan antara revisi
Konten dihapus Konten ditambahkan
dari enwiki; bagian pertama terlebih dulu, sisanya menyusul (terlalu panjang) Tag: kemungkinan perlu pemeriksaan terjemahan VisualEditor |
k Perbaikan untuk PW:CW (Fokus: Minor/komestika; 1, 48, 64) + genfixes |
||
| (2 revisi perantara oleh satu pengguna lainnya tidak ditampilkan) | |||
Baris 1:
'''Kata instruksi sangat panjang''' ([[Bahasa Inggris|Inggris]]: '''''Very long instruction word''''', '''''VLIW''''') mengacu pada [[arsitektur set instruksi]] yang dirancang untuk mengeksploitasi [[paralelisme tingkat instruksi]] (ILP). Sedangkan [[Unit pemroses pusat|unit pemrosesan pusat]] konvensional (CPU, prosesor) sebagian besar memungkinkan program untuk menentukan instruksi untuk dieksekusi secara berurutan saja, prosesor VLIW memungkinkan program untuk secara eksplisit menentukan instruksi untuk dieksekusi secara [[Komputasi paralel|paralel]]. Desain ini dimaksudkan untuk memungkinkan kinerja yang lebih tinggi tanpa kerumitan yang melekat pada beberapa desain lainnya.
Metode VLIW bergantung pada program yang menyediakan semua keputusan mengenai instruksi mana yang akan dieksekusi secara bersamaan dan bagaimana menyelesaikan konflik. Secara praktis, ini berarti bahwa [[Kompiler|penyusun]] (perangkat lunak yang digunakan untuk membuat program akhir) menjadi jauh lebih kompleks, tetapi perangkat kerasnya lebih sederhana daripada banyak cara paralelisme lainnya. Sebaliknya, cara tradisional untuk meningkatkan kinerja di prosesor termasuk membagi instruksi menjadi sub-langkah sehingga instruksi dapat dieksekusi sebagian pada waktu yang sama (disebut ''pipelining'',
== Lihat juga ==
| |||