Logika nMOS: Perbedaan antara revisi
Konten dihapus Konten ditambahkan
Tidak ada ringkasan suntingan |
|||
Baris 1:
{{Infobox komponen elektronik
|nama_komponen=logika nMOS
|foto=[[Image:nMOS_NOR_WITH_RESISTIVE_LOAD.PNG|225px]]
|judul_foto=Skema gerbang NOR nMOS sederhana
|tipe=[[rangkaian terintegrasi]]
|kategori=[[gerbang logika]]
|komponen_sejenis=[[DL]], [[RTL]], [[DTL]], [[TTL]], [[ECL]], [[I2L]], [[CMOS]]
|pembuatan_pertama=
|simbol=bervariasi
|konfigurasi_kaki=biasanya DIL 8-14 Pin 0,1 in}}
'''Logika nMOS''' adalah gerbang logika yang menggunakan transistor efek medan semikonduktor oksida logam (MOSFET) untuk membentuk fungsi gerbang logika dan sirkuit digital lainnya.
MOSFET tipe-n disusun dalam bentuk "jaringan pull-down" (PDN) diantara keluaran gerbang logika dan tegangan catu negatif, dimana sebuah resistor diletakkan diantara keluaran gerbang logika dan tegangan catu postif. Sirkuit didesain sedemikian rupa sehingga jika keluaran adalah rendah (logika 0), sirkuit PDN akan aktif, membuat jalan arus antara catu negatif dengan keluaran.
| |||