Logika nMOS: Perbedaan antara revisi

Konten dihapus Konten ditambahkan
Masgatotkaca (bicara | kontrib)
berkas
Kenrick95Bot (bicara | kontrib)
k Bot melakukan perubahan kosmetika
Baris 10:
|konfigurasi_kaki=biasanya DIL 8-14 Pin 0,1 in}}
'''Logika nMOS''' adalah gerbang logika yang menggunakan transistor efek medan semikonduktor oksida logam (MOSFET) untuk membentuk fungsi gerbang logika dan sirkuit digital lainnya.
MOSFET tipe-n disusun dalam bentuk "jaringan pull-down" (PDN) diantara keluaran gerbang logika dan tegangan catu negatif, dimana sebuah resistor diletakkan diantara keluaran gerbang logika dan tegangan catu postif. Sirkuit didesain sedemikian rupa sehingga jika keluaran adalah rendah (logika 0), sirkuit PDN akan aktif, membuat jalan arus antara catu negatif dengan keluaran.
[[Berkas:Nmos depletion and.svg|right|200px]]
Sebagai contoh adalah gerbang NOR logika nMOS. Jika masukan A atau masukan B tinggi (logika 1), transistor MOS yang bersangkutan berperan sebagai resistansi rendah diantara keluaran dan catu negatif, menyebabkan keluaran menjadi rendah (logika 0). Ketika kedua masukan A dan B tinggi, semua transistor menghantar, membuat keluaran semakin rendah. Keluaran logika menjadi tinggi hanya jika kedua transistor mati, yang terjadi saat semua masukan rendah, sehingga memenuhi tabel kebenaran gerbang NOR.